1. 下列各组数中，是8进制的是（　　）。

A. 27452　　*B*. 63957

C. 47*EF*8　　*D*. 37481

答案：*A*

2. 将十进制小数0.6875转换为二进制数，结果为（　　）。

A. $(0.1011)_2$　　*B*. $(1.1011)_2$

C. $(0.1111)_2$　　*D*. $(1.1111)_2$

$$
\begin{array}{r}
0.6875 \\
\times\ 2 \\
\hline
1.3750\cdots\cdots 1 \\
0.3750 \\
\times\ 2 \\
\hline
0.7500\cdots\cdots 0 \\
\times\ 2 \\
\hline
1.5000\cdots\cdots 1 \\
0.5000 \\
\times\ 2 \\
\hline
1.0\quad\cdots\cdots 1
\end{array}
$$

$(0.1011)_2$

答案：*A*

3. 将十进制数$(25.25)_{10}$转换为等值的二进制数和十六进制数，要求写出转换过程。

解：

$$
\begin{array}{l|l}
2 & 25\cdots\cdots 1 \\
2 & 12\cdots\cdots 0 \\
2 & 6\cdots\cdots 0 \\
2 & 3\cdots\cdots 1 \\
2 & 1\cdots\cdots 1 \\
 & 0
\end{array}
$$

$$
\begin{array}{r}
0.25 \\
\times\ 2 \\
\hline
0.50\cdots\cdots 0 \\
\times\ 2 \\
\hline
1.00\cdots\cdots 1
\end{array}
$$

整数：11001，小数：01

答案：$(11001.01)_2=(19.4)_{16}$

4. 十六进制数$(4F)_{16}$转换为二进制数为_____，转换为十进制数为_____。

解：

$(4F)_{16}=(01001111)_2=4\times16^1+15\times16^0=(79)_{10}$

答案：$(01001111)_2$，$(79)_{10}$

5. 用8421码表示的十进制数65可以写成（　　）。

A. 65　　*B*. $[1000001]_{BCD}$

C. $[01100101]_{BCD}$　　*D*. $[1000001]_2$

答案：*C*

6. 8421*BCD*编码为$(0011\ 0100)_{8421BCD}$的十进制数转换为二进制数是_____。

$$
\begin{array}{l|l}
2 & 34\cdots\cdots 0 \\
2 & 17\cdots\cdots 1 \\
2 & 8\cdots\cdots 0 \\
2 & 4\cdots\cdots 0 \\
2 & 2\cdots\cdots 0 \\
2 & 1\cdots\cdots 1 \\
 & 0
\end{array}
$$

答案：$(100010)_2$

7. 在*BCD*码中，属于有权码的编码是（　　）。

A. 余3码　　*B*. 循环码

C. 格雷码　　*D*. 8421码

答案：*D*

8. 8421码、2421码属于_____代码。

答案：有权

9. $(2AA)_{16}=(\qquad)_2=(\qquad)_{10}=(\qquad)_{8421BCD}$

解：$(2AA)_{16}=(001010101010)_2$

$$
\begin{aligned}
(2AA)_{16}&=(2\times16^2+10\times16^1+10\times16^0)_2\\
&=(682)_{10}\\
&=(011010000010)_{8421BCD}
\end{aligned}
$$

答案：001010101010；682；011010000010

1. $[X]_{反}=10111$，则 $[X]_{补}=$_____，$[X]_{原}$_____。

解：$[X]_{补}$(除符号位反码加1)=11000

$[X]_{原}$(除符号位反码取反)=11000

答案：11000；11000

2. 求出用补码表示的下列带符号位数的运算：

110011＋001010 其结果用二进制补码形式表示为_____。

解：
$$\begin{array}{r} 110011 \\ +\ 001010 \\ \hline 111101 \end{array}$$

答案：111101

3. x 的原码为1011011，则其补码为_____。

解：补码等于原码除符号位取反＋1

1100100＋1＝1100101

答案：1100101

4. 反码10011的原码是_____，补码是_____。

解：反码等于原码除符号位取反

原码为：11100

补码等于原码除符号位取反＋1

补码为：10011＋1＝10100

5. 常用逻辑门电路的真值表如下表所示，则 F_1、F_2 分别属于何种常用逻辑门：F_1 _____，F_1 _____。

A	B	F_1	F_2
0	0	1	1
0	1	0	1
1	0	0	1
1	1	1	0

解：F_1：相同出“1”，相异出“0”：同或

F_2：都为“1”出“0”，其他情况出“1”：与非

答案：同或；与非

6. 在何种输入情况下，“与非”运算的结果是逻0？（　　）

A. 全部输入是0　　*B*. 任一输入是0

C. 任一输入是1　　*D*. 全部输入是1

答案：*D*

7. 试写出下列逻辑电路的逻辑函数表达式。



题7

解：$Y_1=AB+C\cdot(A\oplus B)$

$Y_2=A\oplus B\oplus C$

8. 已知两变量输入逻辑门的输入 A、B 和输出 Y 的波形如下图所示，试判断该逻辑门是（　　）。

A. 与非门　　*B*. 或非门

C. 与或门　　*D*. 异或门



题8

解：

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

或非门

答案：*B*

1. 以下表达式符合逻辑法则的是（　　）。

A. $C \cdot C = C^2$　　B. $1+1=10$

C. $0<1$　　D. $A+1=1$

解：A. $C \cdot C = C$

B. $1+1=1$

C. 0与1无大小之分

D. $A+1=1$

答案：D

2. 逻辑函数 $F=A\overline{B}+C\overline{D}$，其对偶函数 F' 为（　　）。

A. $(\overline{A}+B)(\overline{C}+\overline{D})$

B. $(A+\overline{B})(\overline{C}+D)$

C. $(A+\overline{B})(C+\overline{D})$

D. $(A+B)(C+D)$

答案：C

3. 下面逻辑式中，错误的是（　　）。

A. $\overline{A \cdot (B+C)} = (\overline{A}+\overline{B})(\overline{A}+\overline{C})$

B. $A \cdot (A+B) = A$

C. $(A+B)(A+C) = A+BC$

D. $A+\overline{A}B = \overline{A}+B$

解：A. $\overline{A(B+C)} = \overline{A}+\overline{B+C}$

$= \overline{A}+\overline{B} \cdot \overline{C} = (\overline{A}+\overline{B})(\overline{A}+\overline{C})$

B. $A(A+B) = A \cdot A + A \cdot B$

$= A + A \cdot B = A(1+B) = A$

C. $(A+B)(A+C)$

$= A \cdot A + B \cdot A + A \cdot C + B \cdot C$

$= A + AB + AC + BC$

$= A(1+B+C) + BC = A + BC$

D. $A+\overline{A}B = A+B$

答案：D

4. $F=AB+C$，$\overline{F}$ 为（　　）。

A. $(A+B)C$　　B. $\overline{A} \cdot \overline{B} + \overline{C}$

C. 0　　D. $(\overline{A}+\overline{B})\overline{C}$

答案：D

5. 逻辑函数 $F=\overline{A\overline{B}\overline{C}}+\overline{A\overline{B}}$ 的对偶式_____，反函数式_____。

答案：

$\left(\overline{A+\overline{B}+C}\right)\left(\overline{A+\overline{B}}\right)$；$\left(\overline{\overline{A}+B+\overline{C}}\right)\left(\overline{\overline{A}+B}\right)$

6. 判断正误：连续同或2005个0，其结果为0。（　）

解：$0 \odot 0 = 1$；$0 \odot 0 \odot 0 = 0$；$0 \odot 0 \odot 0 \odot 0 = 1$；

$0 \odot 0 \odot 0 \odot 0 \odot 0 = 0$

偶数个“0”同或结果为1，奇数个“1”同或结果为0

答案：正确

7. 下列逻辑代数中值为1的是（　　）。

A. $A \oplus A$　　B. $A \oplus 1$

C. $A \oplus 0$　　D. $A \oplus \overline{A}$

解：A. $A \oplus A = 0$；B. $A \oplus 1 = \overline{A}$；C. $A \oplus 0 = A$；

D. $A \oplus \overline{A} = 1$

A	A	F_1
0	0	0
1	1	0

A	1	F_2
0	1	1
1	1	0

A	0	F_3
0	0	0
1	0	1

A	$\overline{A}$	F_4
0	1	1
1	0	1

答案：D

8. 2017个1相异或结果为_____。

解：$1 \oplus 1 = 0$；$1 \oplus 1 \oplus 1 = 1$；$1 \oplus 1 \oplus 1 \oplus 1 = 0$；

$1 \oplus 1 \oplus 1 \oplus 1 \oplus 1 = 1$

偶数个“1”异或结果为0，奇数个“1”异或结果为1

答案：1

1. 某个4变量逻辑函数，其全部最小项之和为（　　）。

A. 0　　B. 1

C. 16　　D.无法确定

答案：B

2. 四变量逻辑函数$Y(A,B,C,D)$的最大项m_8为（　　）。

A. $A\overline{BCD}$　　B. $A+\overline{B}+\overline{C}+\overline{D}$

C. $ABC\overline{D}$　　D. $\overline{A}+B+C+D$

答案：D

3. 逻辑函数$F(A,B,C)=AB+BC+A\overline{C}$的最小项标准为（　　）。

A. $F(A,B,C)=\sum m(0,2,4)$

B. $F(A,B,C)=\sum m(1,5,6,7)$

C. $F(A,B,C)=\sum m(0,2,3,4)$

D. $F(A,B,C)=\sum m(3,4,6,7)$

解：

$$F(A,B,C)$$
$$=ABC+AB\overline{C}+\cancel{\overline{A}BC}+\overline{A}BC+\cancel{A\overline{B}\overline{C}}+A\overline{B}\overline{C}$$
$$=\sum m(7,6,3,4)$$

答案：D

4. 逻辑函数$F(ABC)=\overline{A}B+A\overline{B}$的最小项标准式为_____。

A. $F(A,B,C)=\sum m(0,4)$

B. $F=\overline{A}C+A\overline{C}$

C. $F=m_0+m_1+m_5+m_7$

D. $F(A,B,C)=\sum m(2,3,4,5)$

解：
$$F(ABC)=\overline{A}B+A\overline{B}$$
$$=\overline{A}BC+\overline{A}B\overline{C}+A\overline{B}C+A\overline{B}\overline{C}$$
$$=\sum m(3,2,5,4)$$

答案：D

5. 三变量逻辑函数$Y=A+BC$的最小项表示是以下哪项（　　）。

A. $\sum m(2,3,5,6,7)$

B. $\sum m(2,4,5,6,7)$

C. $\sum m(3,4,5,6,7)$

D. $\sum m(1,2,5,6,7)$

解：$Y=A+BC=AB+A\overline{B}+BC$

$$=ABC+AB\overline{C}+A\overline{B}C+A\overline{B}\overline{C}+\cancel{\overline{A}BC}+\overline{A}$$
$$=\sum m(7,6,5,4,3)$$

答案：C

6. 逻辑函数$F=A\overline{B}+\overline{A}B$的最简与非实现的表达式是（　　）。

A. $F=\overline{\overline{A}\overline{B}\cdot\overline{A}B}$

B. $F=\overline{A\overline{B}+\overline{A}B}$

C. $F=A\overline{B}+\overline{A}B$

D. $F=\overline{A\overline{AB}\cdot B\overline{AB}}$

解：$F=\overline{A\overline{B}+\overline{A}B}=\overline{\overline{A\overline{B}}\,\overline{\overline{A}B}}$

答案：A

7. $Y=A\overline{B}+B+\overline{A}B$的最简的与或形式为（　　）

A. $Y=AB$　　B. $Y=A+B$

C. $Y=1$

解：

$$Y=A\overline{B}+B+\overline{A}B=A\overline{B}+B\left(1+\overline{A}\right)=A\overline{B}+B$$
$$=A+B$$

答案：B

8. 已知$F=AB+\overline{A}C+\overline{B}\overline{C}$，则与或非形式为_____。

解：先求

$$\overline{F}=\overline{AB+\overline{A}C+\overline{B}\overline{C}}=\overline{AB}\cdot\overline{\overline{A}C}\cdot\overline{\overline{B}\overline{C}}$$
$$=\left(\overline{A}+\overline{B}\right)\left(A+\overline{C}\right)(B+C)$$
$$=（\overline{A}A+A\overline{B}+\overline{A}\overline{C}+\overline{B}\overline{C}）（B+C）$$
$$=A\overline{B}B+\overline{A}B\overline{C}+B\overline{B}\overline{C}+A\overline{B}C+\overline{A}\overline{C}C+\overline{B}\overline{C}C$$
$$=\overline{A}B\overline{C}+A\overline{B}C$$

再求$\overline{\overline{F}}=\overline{\overline{A}B\overline{C}+A\overline{B}C}$

答案：$\overline{\overline{A}B\overline{C}+A\overline{B}C}$

1. 将下列函数化简为最简与或表达式

$F_1 = \bar{A}\bar{C} + \bar{A}\bar{B} + BC + \bar{A}\bar{C}\bar{D}$（代数法）

解：$= \bar{A}\bar{C}(1+\bar{D}) + \bar{A}\bar{B} + BC$

$= \bar{A}\bar{C} + \bar{A}\bar{B} + BC$

$= \bar{A}(\bar{B}+\bar{C}) + BC$

$= \bar{A}\,\overline{(BC)} + BC$

$= BC + \bar{A}$

2. 证明等式 $AB + BC + AC + \bar{A}(B+C) = B + C$

解：$AB + BC + AC + \bar{A}B + \bar{A}C$

$= B(A+\bar{A}) + C(A+\bar{A}) + BC$

$= B + C + BC$

$= B(1+C) + C$

3. 用公式法化简函

$Y_1 = A + A\bar{B}\bar{C} + \bar{A}CD + \bar{C}E + \bar{D}E$

解：$Y_1 = A + A\bar{B}\bar{C} + \bar{A}CD + \bar{C}E + \bar{D}E$

$= A + CD + A\bar{B}\bar{C} + \bar{C}E + \bar{D}E$

$= A + CD + \bar{C}E + \bar{D}E$

$= A + CD + (\bar{C}+\bar{D})E$

$= A + CD + \overline{CD}E$

$= A + CD + E$

4. 用卡诺图化简 $A\bar{C}D + \bar{B}C\bar{D} + ABCD$

解：$F(A,B,C,D) = A\bar{C}D + \bar{B}C\bar{D} + ABCD$

$= AB\bar{C}D + A\bar{B}\bar{C}D + A\bar{B}C\bar{D} + \bar{A}\bar{B}C\bar{D} + ABCD$

$= \sum m(13, 9, 10, 2, 15)$

$= A\bar{C}D + ABD + \bar{B}C\bar{D}$

AB \ CD	00	01	11	10
00	0	0	0	1
01	0	0	0	0
11	0	1	1	0
10	0	1	0	1

5. 用卡诺图法求下列函数的最简与或形式。

$Y(A,B,C,D) = \sum m(0,2,4,6,9,13) + \sum d(1,3,5,7,11,15)$

解：

AB \ CD	00	01	11	10
00	1	×	×	1
01	1	×	×	1
11	0	1	×	0
10	0	1	×	0

$Y = \bar{A} + D$

6. 用卡诺图法化简函数

$L(A,B,C,D) = \sum m(2,3,4,5,10,11,12,13)$

解：

AB \ CD	00	01	11	10
00	0	0	1	1
01	1	1	0	0
11	1	1	0	0
10	0	0	1	1

$L(A,B,C,D) = B\bar{C} + \bar{B}C$

1. 在*TTL* 门电路的输入端与地之间接一个2*MΩ*电阻，则相当于在该输入端输入_____电平；在*CMOS*门电路的输入端与地之间接一个2*MΩ*电阻，则相当于在该输入端输入_____电平。

答案：高；低。

2. 下图是一个*TTL* 门电路，其输出*F* 的表达式为（　　）。

A. $F=0$　　*B*. $F=1$

C. $F=A$　　*D*. $F=\overline{A}$

题 2

解：*TTL*经大电阻接地时，输入端电压升高到高电平

$$F=A\oplus 1$$

A	1	F
0	1	1
1	1	0

$$F=\overline{A}$$

答案：*D*

3. 可用于总线结构进行分时传输的门电路是（　　）。

A. 异或门　　*B*. 同或门

C. *OC* 门　　*D*. 三态门

答案：*D*

4. 在*TTL* 逻辑门中，为实现“线与”，应选用（　　）。

A. 三态门　　*B*. *OC* 门

C. 异或门　　*D*. 与非门

答案：*B*

5. 写出图示电路的逻辑函数表达式。

TTL 门

TTL 门

（1）$Y_1=$_____；　　（2）$Y_2=$_____；

CMOS 门

CMOS 门

（3）$Y_3=$_____；　　（4）$Y_4=$_____。

解：（1）*TTL* 输入端经大电阻接地升高到高电平

A	B	1	Y_1
0	0	1	1
0	1	1	1
1	0	1	1
1	1	1	0

$$Y_1=\overline{A\cdot B\cdot 1}=\overline{A\cdot B}$$

（2）*TTL* 输入端经大电阻接地升高到高电平

A	B	1	Y_2
0	0	1	0
0	1	1	0
1	0	1	0
1	1	1	0

$$Y_2=\overline{A\cdot B+1}=0$$

（3）*CMOS* 门经电阻接地为低电平

A	0	Y_3
0	0	0
1	0	1

$$Y_3=A\oplus 0=A$$

（4）*CMOS* 门经电阻接地为低电平

A	B	0	Y_4
0	0	0	1
0	1	0	1
1	0	0	1
1	1	0	1

$$Y_4=\overline{A\cdot B\cdot 0}=1$$

6. *CMOS* 门电路的静态功耗（　　）。

A. 不确定　　*B*. 大

C. 为零　　*D*. 小

答案：*D*

7. 若将二输入*CMOS* 与非门作为非门使用，则多余端应作（　　）处理。

A. 悬空　　*B*. 通过10*kΩ* 电阻接地

C. 接高电平　　*D*. 接地

答案：*C*

8. 写出图示电路的逻辑表达式，列出真值表，说明其逻辑功能。

题 8

解：列真值表

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

$Y=A\oplus B$

相同出“0”

相异出“1”

1. 组合电路的分析是指（　　）

A. 已知逻辑图，求解逻辑表达式的过程

B. 已知逻辑图，求解逻辑功能的过程

C. 已知真值表，求解逻辑功能的过程

D. 已知真值表，求解逻辑表达式的过程

答案：*B*

2. 写出如图所示逻辑电路的表达式，化简和列出真值表。

题 2

解：

$F_1 = A \cdot B \qquad F_2 = A \oplus (A \cdot B)$

$$F_3 = \overline{A \cdot B \cdot \overline{A \cdot B}} = \overline{A \cdot B}$$

$$Y = A \oplus (A \cdot B) + \overline{A \cdot B}$$

$$= \overline{A(A \cdot B)} + \overline{A} \cdot A \cdot B + \overline{A \cdot B}$$

$$= \overline{A \cdot (\overline{A} + \overline{B})} + \overline{A \cdot B} = \overline{AB} + \overline{A \cdot B} =$$

$$= (\overline{A} + B) \cdot A \cdot B$$

$$= \overline{A} \cdot A \cdot B + A \cdot B \cdot B$$

$$= A \cdot B$$

3. 分析下图所示电路实现的逻辑功能，要求列出逻辑函数表达式，真值表。



题 3

解：$F_1 = A \oplus B \oplus C$

$$F_2 = \overline{B\overline{A} \cdot C\overline{A} \cdot \overline{BC}}$$

$$= \overline{(\overline{B} + A)(\overline{C} + A) \cdot (\overline{B} + \overline{C})}$$

$$= \overline{\overline{B} + A + \overline{C}} \cdot \overline{A + \overline{B} + \overline{C}}$$

$$= B \cdot \overline{A} + C \cdot \overline{A} + B \cdot C$$

A	B	C	F_1	F_2
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

4. 要求用与非门设计一人三人表决用的组合逻辑电路图，只要有 2 票或 3 票同意，表决就通过（要求有真值表等）。

解：根据题意列真值表

A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

A \ BC	00	01	11	10
0	0	0	1	0
1	0	1	1	1

$$Y = \overline{A}BC + A\overline{B}C + AB\overline{C} + ABC$$

$$Y = AB + AC + BC$$

$$= \overline{\overline{AB} + \overline{AC} + \overline{BC}}$$

$$= \overline{\overline{AB} \cdot \overline{AC} \cdot \overline{BC}}$$



5. 有一车间有 A、B、C 三台设备，用红 R，黄 W 两个指示灯表示 3 台设备的工作情况，若一台设备出现故障，则黄灯亮；若两台设备出现故障则红灯亮；若三台设备出现故障，则红灯和黄灯同时亮。某台设备故障，对应变量 A、B、C 为 0，无故障则为 1，试用与非门设计一个能实现此要求的逻辑电路，且电路最简。解：根据题意列真值表

A	B	C	R	W
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

A \ BC	00	01	11	10
0	0	0	1	0
1	0	1	1	1

$$R = \overline{A}BC + A\overline{B}C + AB\overline{C} + ABC$$

$$= \sum m(3,5,6,7,)$$

$$R = AB + AC + BC = \overline{\overline{AB} + \overline{AC} + \overline{BC}}$$

$$= \overline{\overline{AB} \cdot \overline{AC} \cdot \overline{BC}}$$

$$W = \overline{A}B\overline{C} + A\overline{B}\overline{C} + A\overline{B}C + ABC$$

$$= \sum m(1,2,4,7)$$

A \ BC	00	01	11	10
0	0	1	0	1
1	1	0	1	0

不能化简

$$W = \overline{A}B\overline{C} + A\overline{B}\overline{C} + A\overline{B}C + ABC$$

$$= \overline{\overline{A}B\overline{C}} \cdot \overline{\overline{A\overline{B}\overline{C}}} \cdot \overline{\overline{A\overline{B}C}} \cdot \overline{\overline{ABC}}$$



6. 分析图中的电路逻辑功能，写出逻辑函数表达式，列出真值表，指出电路完成什么逻辑功能。



题 6

解：

$$Y = \overline{AB \cdot BC \cdot AC}$$

$$= AB + BC + AC$$

画卡诺图

A \ BC	00	01	11	10
0	0	0	1	0
1	0	1	1	1

A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

$$Y = \sum m(3,5,6,7)$$

从真值表看出，当 A、B、C 中两个或两个以上输入为 1 输出为 1，实现三人表决电路，当二人或三人赞成时，提议通过，否则提案被否决。

7. 某评委会由三位评委 A、B、C 和一位主席 D 组成，对选手比赛结果进行裁决，当满足以下条件时表示裁决通过，有三人或二人以上同意；或者有两人同意，但其中一人是主席。表决时，A,B,C,D 为“1”表示同意，为“0”时表示不同意；表决结果 $F=1$ 时表示通过，$F=0$ 时表示不通过。

(1)、画出该电路逻辑函数的卡诺图，写出 $F(A,B,C,D)$ 的最简与或式

(2)、写出 $F(A,B,C,D)$ 的最简与非——与非式

(3)、用最少的与非门实现该电路，画出电路图

解：(1) 根据题意列真值表

A	B	C	D	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

画出卡诺图

AB \ CD	00	01	11	10
00	0	0	1	0
01	0	1	1	1
11	0	1	1	1
10	0	1	1	1

$$F(A,B,C,D) = CD + BD + ABC + A\overline{B}D$$

(2) $F(A,B,C,D) = \overline{\overline{CD} + BD + ABC + A\overline{B}D}$

$$= \overline{\overline{CD} \cdot \overline{BD} \cdot \overline{ABC} \cdot \overline{A\overline{B}D}}$$

(3)



1. 互补信号经过不同级门电路后相遇，可能发生（　　）

A. 竞争冒险　　*B*. 空翻

C. 一次翻转　　*D*. 以上都不对

答案：*A*

2. 为了消除竞争冒险，函数$Y=A\overline{C}+BC$应增加冗余项是_____。

解：根据包含律可得

$$Y=A\overline{C}+BC=A\overline{C}+BC+AB$$

∴增加冗余项AB可消除竞争冒险

答案：*AB*

3. 逻辑电路的输出函数$Y=\overline{A}B+A\overline{C}$，则该电路（　　）

A. 一定不产生竞争冒险

B. 一定产生竞争冒险

C. 当信号状态改变时，可能出现竞争冒险

D. 不能确定，看情况

答案：*C*

4. 下面逻辑函数表达式描述的组合电路，可能产生竞争冒险的是（　　）

A. $AB+AC$　　*B*. $(A+B)C$

C. $\overline{A}B+AC$　　*D*. $AB+CD$

答案：*C*

5. 如果对键盘上108个符号进行二进制编码，则至少要（　　）位二进制数码。

解：$2^6=64<108$，$2^7=128>108$，108需要7位二进制码

答案：7

6. 编码器是一种（　　）

A. 组合逻辑电路　　*B*. 时序逻辑电路

C. 脉冲整形电路

答案：*A*

7. 欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是（　　）

A. 5　　*B*. 6　　*C*. 8　　*D*. 43

解：$2^6=64>43$，$2^5=32<43$，43个学生需要6位二进制码

答案：*B*

8. 某普通4－2线编码器，输入输出分别为$I_3I_2I_1I_0$，Y_1Y_0；测得$Y_1Y_0=11$，则$I_3I_2I_1I_0=$_____。

答案：1000

9. 优先编码器74*LS*148的编码输入为$\overline{I}_0\sim\overline{I}_7$，编码输出为$\overline{Y}_2\overline{Y}_1\overline{Y}_0$。当使能输入$\overline{S}=0$，编入为$\overline{I}_1=\overline{I}_5=\overline{I}_6=0$，其余编码输入全为1时，则输出$\overline{Y}_2\overline{Y}_1\overline{Y}_0$应为_____。

解：$\overline{I}_6=0$，$\overline{I}_6$的优先级最高，∴$\overline{Y}_2\overline{Y}_1\overline{Y}_0=001$

答案：001

10. 试设计一个具有互相排斥输入条件的编码器，将X_0、X_1、X_2和X_3，4个输入信号（设高电平为有效电平）编成二进制代码。

解：由于输入信号（被编码的对象）共有4个，即$N=4$，则输出为一组$n=2$的两位二进制代码，设为A_1、A_0，故称该编码器为两位二进制编码器。由于该编码器有4根输入线、2根输出线，故常称为4线-2线编码器。定义输入信号和输出码之间的对应关系如表所示。由上述定义和输入互相排斥的约束条件，可以得到编码器的真值表如图(*a*)所示，图(*b*)给出了求输出A_1和A_0的卡诺图。将卡诺图化简，可得

$$A_1=X_2+X_3\quad A_0=X_1+X_3$$

根据表达式画出的编码器的逻辑图如图(*c*)所示

编码器编码表

输入信号	输出码 A_1	A_0
X_0	0	0
X_1	0	1
X_2	1	0
X_3	1	1

(*a*) 真值表

X_3	X_2	X_1	X_0	A_1	A_0
0	0	0	0	×	×
0	0	0	1	0	0
0	0	1	0	0	1
0	0	1	1	×	×
0	1	0	0	1	0
0	1	0	1	×	×
0	1	1	0	×	×
0	1	1	1	×	×
1	0	0	0	1	1
1	0	0	1	×	×
1	0	1	0	×	×
1	0	1	1	×	×
1	1	0	0	×	×
1	1	0	1	×	×
1	1	1	0	×	×
1	1	1	1	×	×

(*b*) 卡诺图



(*c*) 逻辑图

4线－2编码线器

1. 二进制译码器可将n位二进制代码译成电路的_____种输出状态，如3/_____线译码器。

答案：2^n；8

2. 试用3线-8线译码器74*LS*138和门电路实现下列函数：

$Z(A,B,C)=AB+\overline{A}C$。



解：$Z(A,B,C)=AB+\overline{A}C$

$=ABC+AB\overline{C}+\overline{A}BC+\overline{A}\,\overline{B}C$

（两次取反）$=\overline{\overline{ABC}\cdot\overline{AB\overline{C}}\cdot\overline{\overline{A}BC}\cdot\overline{\overline{A}\,\overline{B}C}}$

（与非-与非）$=\overline{\overline{ABC}}\cdot\overline{\overline{AB\overline{C}}}\cdot\overline{\overline{\overline{A}BC}}\cdot\overline{\overline{\overline{A}\,\overline{B}C}}$



3. 已知74*LS*138译码器的输入三个使能端$E_1=1$且$\overline{E}_{2A}=\overline{E}_{2B}=0$时，地址码$A_2A_1A_0=011$，则输出$Y_7\sim Y_0$是（　　）。

A. 11111101　　*B*. 10111111

C. 11110111　　*D*. 11111111

答案：*C*

4. 根据74138的功能对下图进行分析，要求：

（1）写出输出的逻辑表达式；

（2）把逻辑表达式化简为最简与或式；

（3）列出真值表。

注①：3线-8线译码器74138的功能说明，当$G_1=1$且$G_{2A}=G_{2B}=0$时，74138输出输入满足$Y_i=\overline{m_i}$，其中m_i为*C*、*B*、*A*的最小项。

注②：图中出现的逻辑门为4输入端与非门。



解：$F=\overline{A\,\overline{B}\,\overline{C}\cdot\overline{AB\overline{C}}\cdot\overline{A\overline{B}C}\cdot\overline{\overline{A}BC}}$

$=\overline{A}\,\overline{B}\,\overline{C}\cdot\overline{A}\,\overline{B}C\cdot\overline{A}BC\cdot ABC$

A	*B*	*C*	*F*
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

5. 一片74*LS*138实现下列函数：

（1）

$F_1(A,B,C)=AB\overline{C}+A\overline{B}\cdot\overline{C}+\overline{A}B\overline{C}+\overline{A}\cdot\overline{B}C$

（2）$F_2(A,B,C)=AB+BC+AC$。

解：

$F_1(A,B,C)=AB\overline{C}+A\overline{B}\,\overline{C}+\overline{A}B\overline{C}+\overline{A}\,\overline{B}C$

$=\overline{\overline{AB\overline{C}}+A\overline{B}\,\overline{C}+\overline{A}B\overline{C}+\overline{A}\,\overline{B}C}$

$=\overline{\overline{AB\overline{C}}\cdot\overline{A\overline{B}\,\overline{C}}\cdot\overline{\overline{A}B\overline{C}}\cdot\overline{\overline{A}\,\overline{B}C}}$

$F_2(A,B,C)=AB+BC+AC$

$=ABC+AB\overline{C}+\overline{A}BC+A\overline{B}C+\overline{A}BC$

$=\overline{ABC+AB\overline{C}+\overline{A}BC+A\overline{B}C}$

$=\overline{\overline{ABC}\cdot\overline{AB\overline{C}}\cdot\overline{\overline{A}BC}\cdot\overline{A\overline{B}C}}$

6. 七段显示译码器是指（　　）的电路。

A. 将二进制代码转换成0~9的数字

B. 将*BCD*码转换成七段显示字形信号

C. 将七段显示字形信号转换成*BCD*码

答案：*B*

7. 驱动共阳极七段数码管的译码器的输出电平为_____有效。

答案：低电平

8. 七段共阴显示译码器显示数字“1”，则显示译码器7448的输入$A_3A_2A_1A_0$应为_____，输出*a*~*g*应为_____。

答案：0001；0110000

1. 在四选一数据选择器74*HC*153中，当$A_1=A_0=1$且$\overline{ST}=0$，输出$Y=$（　　）。

A. D_0　　*B*. D_1　　*C*. D_2　　*D*. D_3

答：*D*

2. 设某函数的表达式$F=A+B$，若用四选一数据选择器来设计，则数据$D_0D_1D_2D_3$的状态是（　　）。（设*A*为高位）

A. 0111　　*B*. 1000

C. 1010　　*D*. 0101

解：$F=AB+A\overline{B}+AB+\overline{A}B$

$$=AB+A\overline{B}+\overline{A}B$$

$$=\overline{A}\,\overline{B}\cdot 0+\overline{A}B\cdot 1+A\overline{B}\cdot 1+AB\cdot 1$$

$$Y=\overline{A}_1\overline{A}_0D_0+\overline{A}_1A_0D_1+A_1\overline{A}_0D_2+A_1A_0D_3$$

$\therefore\ D_0=0$，$D_1=D_2=D_3=1$

答案：*A*

3. 一个八选一数据选择器，其地址输入端个数为（　　）。

A. 2个　　*B*. 3个　　*C*. 4个　　*D*. 8个

答案：*B*

4. 试用4选1数据选择器实现逻辑函数

$$L(A,B)=\sum m(0,1,3)$$

解：已知4选1数据选择器的输出逻辑式为

$$Y=\overline{A}_1\overline{A}_0D_0+\overline{A}_1A_0D_1+A_1\overline{A}_0D_2+A_1A_0D_3$$

$$L(AB)=\sum m(0,1,3)=\overline{A}\,\overline{B}+A\overline{B}+AB$$

$$=\overline{A}\,\overline{B}\cdot 1+A\overline{B}\cdot 1+AB\cdot 0+AB\cdot 1$$

令数据选择器的输入接成$A_1=A$，$A_0=B$，

$D_0=D_1=D_3=1$，$D_2=0$

5. 试分析如图所示组合逻辑电路，74*LS*153为4选1数据选择器，其功能表如表1所示。写出$F(A,B)$的函数表达式。

解：4选1数据选择器的输出逻辑式为

$$Y=\overline{A}_1\overline{A}_0D_0+\overline{A}_1A_0D_1+A_1\overline{A}_0D_2+A_1A_0D_3$$

$D_0=D_3=0$，$D_1=D_2=1$，$A_1=A$，$A_0=B$

$$F(A,B)=\overline{A}\,\overline{B}\cdot 0+\overline{A}B\cdot 1+A\overline{B}\cdot 1+A\cdot B\cdot 0$$

$$=\overline{A}B+A\overline{B}$$

表1

0	0	A_1	A_0	F
0	D_0	0	0	D_0
0	D_1	0	1	D_1
0	D_2	1	0	D_2
0	D_3	1	1	D_3
1	×	×	×	0



6. 74*HC*151（8选1数据选择器）的连接方式如下图所示，写出*Y*的表达式。



解：8选1数据选择器的输出逻辑式为

$$Y=\overline{A}_2\overline{A}_1A_0D_0+\overline{A}_2\overline{A}_1A_0D_1+\overline{A}_2A_1\overline{A}_0D_2$$

$$+\overline{A}_2A_1A_0D_3+A_2\overline{A}_1\overline{A}_0D_4+A_2\overline{A}_1A_0D_5$$

$$+A_2A_1\overline{A}_0D_6+A_2A_1A_0D_7$$

$S_2=A$，$S_1=B$，$S_0=C$，$D_0=0$，

$D_1=D_5=D$，$D_2=D_7=1$

$D_3=0$，$D_4=D_6=\overline{D}$

$$Y=\overline{A}\,\overline{B}\,\overline{C}\cdot 0+\overline{A}\,\overline{B}C\cdot D+\overline{A}B\overline{C}\cdot 1+\overline{A}BC\cdot 0$$

$$+A\overline{B}\,\overline{C}\cdot\overline{D}+A\overline{B}C\cdot D+AB\overline{C}\cdot\overline{D}+ABC\cdot 1$$

$$=\overline{A}\,\overline{B}CD+\overline{A}B\overline{C}+A\overline{B}\,\overline{C}\,\overline{D}+AB\overline{C}D$$

$$+ABC\cdot\overline{D}+ABC$$

7. 用八选一数据选择器实现函数

$F(A,B,C,D)=\sum m(1,4,6,7,10,12,13)$

解：8选1数据选择器的输出逻辑式为

$$Y=\overline{A}_2\overline{A}_1A_0D_0+\overline{A}_2\overline{A}_1A_0D_1+\overline{A}_2A_1\overline{A}_0D_2$$

$$+\overline{A}_2A_1A_0D_3+A_2\overline{A}_1\overline{A}_0D_4+A_2\overline{A}_1A_0D_5$$

$$+A_2A_1\overline{A}_0D_6+A_2A_1A_0D_7$$

将给定的逻辑函数式化成与上式对应的形式

$$Y=\sum m(1,4,6,7,10,12,13)$$

$$=\overline{A}\,\overline{B}\,\overline{C}D+\overline{A}B\overline{C}\,\overline{D}+\overline{A}BC\overline{D}+A\overline{B}\,\overline{C}D+A\overline{B}C\overline{D}$$

$$+AB\overline{C}\,\overline{D}+ABC\overline{D}$$

$$=\overline{A}\,\overline{B}\,\overline{C}\cdot D+\overline{A}B\overline{C}\cdot 0+\overline{A}BC\cdot\overline{D}+\overline{A}BC\cdot(\overline{D}+D)$$

$$+A\overline{B}\,\overline{C}\cdot 0+A\overline{B}C\cdot D+AB\overline{C}\cdot\overline{D}+ABC(\overline{D}+D)$$

令数据选择器的输入为

$D_0=D$，$D_1=0$，$D_2=\overline{D}$，$D_3=\overline{D}+D=1$，$D_4=0$，

$D_5=\overline{D}$，$D_6=D$，$D_7=D+\overline{D}=1$

，$A_2=A$，$A_1=B$，$A_0=C$，

如图所示，则数据选择器的输出即为要求得到的函数。

1. 半加器电路具有_____个输入和_____个输出，全加器具有_____个输入和_____个输出。

答案：2；2；3；2。

2. 一位全加器的输入信号和输出信号是(　　)。

(　　)。

A. $A_i, B_i, C_{i-1}; S_i, C_i$　　*B*. $A_i, B_i, C_i; S_i, C_{i-1}$

C. 1, 1, 1; S_i, C_i　　*D*. 0, 0, 0; S_i, C_{i-1}

答案：*A*。

3. 判断对错：

(1)超前进位加法器的电路比串行进位加法器简单，但是运算速度更慢。

答案：错误。

(2)超前进位加法器比串行进位加法器速度慢。

答案：错误。

4. 半加器逻辑符号如图所示，当$A=$"0"，$B=$"1"时，C和S分别为(　　)。

题 4

(*a*) $S=0$　$C=0$　　(*b*) $S=1$　$C=0$

答案：(*b*)。

5. 试用一片74*LS*138译码器和与非门构成一个全加器。要求A_2接加数A_i，A_1接加数B_i，A_0接低位的进位C_{i-1}。

74*LS*138功能表

$\overline{S_1}$	$\overline{S_2}+\overline{S_3}$	A_2	A_1	A_0	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$	$\overline{Y_4}$	$\overline{Y_5}$	$\overline{Y_6}$	$\overline{Y_7}$
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0



题5

解：全加器的输出逻辑表达式为：

$$S_i(A_i,B_i,C_{i-1})=(\overline{A_i}\,\overline{B_i}+A_i B_i)C_{i-1}$$
$$+(A_i\overline{B_i}+\overline{A_i}B_i)\overline{C_{i-1}}$$
$$=\sum m(1,2,4,7)$$

$$C_i(A_i,B_i,C_{i-1})=(\overline{A_i}\,\overline{B_i}+A_i\overline{B_i})C_{i-1}+A_iB_i$$
$$=\sum m(3,5,6,7)$$



6. 一位数值比较器，两个输入分别为A和B，则比较的输出结果中$Y_{(A>B)}$的表达式为(　　)。

A. $\overline{A}\cdot\overline{B}$　　*B*. $\overline{A}\cdot B$　　*C*. $A\cdot\overline{B}$

D. AB

答案：*C*。

7. 以下说法中错误的是(　　)。

A. 数值比较器可以比较数字大小

B. 半加器可实现两个一位二进制数相加

C. 编码器可分为普通全加器和优先编码器

D. 上述描述至少有一个不正确

答案：*C*。

1. 缓存器是对脉冲_____敏感的存储电路，它们在一定电平作用下才能改变状态，触发器是对时钟脉冲_____敏感的存储电路，它们在时钟脉冲上升沿或下降沿作用下更新状态。

答案：电平，边沿。

2. 画出图题2(*a*)由与非门组成的*SR*锁存器输出端Q、$\overline{Q}$的电压波形，输入端$\overline{S_D}$、$\overline{R_D}$的电压波形如图中所示。

解：见图题2(*b*)所示。



题2(*a*)



题2(*b*)

3. 画出图题3(*a*)由或非门组成的*SR*锁存器输出端Q、$\overline{Q}$的电压波形，输入端S_D、R_D的电压波形如图中所示。

解：见图题3(b)



题3(*a*)



题3(*b*)

4. 主从*RS*触发器从根本上解决了基本*RS*触发器的_____问题。

答案：空翻。

5. *JK*触发器的特性方程是_____。

答案：$Q^{n+1}=J\overline{Q}^{n}+\overline{K}Q^{n}$。

6. 在脉冲触发*JK*触发器中，已知，J、K、CLK端的电压波形如图所示，试画出Q和$\overline{Q}$端对应的电压波形。(假设触发器初始状态为$Q=0$)



题6

解：从“┐”可看出是下降沿有效，

波形如图所示



7. 在脉冲触发*SR*触发器电路中，若S、R、CLK端的电压波形如图题7(*a*)所示，试画出Q、$\overline{Q}$端对应的电压波形。假定触发器的初始状态为$Q=0$。



题7(*a*)

解：根据*SR*触发器逻辑功能的定义及脉冲触发方式的动作特点，即可画出图题7(*b*)中Q和$\overline{Q}$的电压波形。

题7(*b*)

1. 已知某触发器的特性表如下（A、B 为触发器的输入）其输出信号的逻辑表达式为（　　）。

A	B	Q^{n+1}	说明
0	0	Q^n	保持
0	1	0	置0
1	0	1	置1
1	1	$\overline{Q}^n$	翻转

A. $Q^{n+1}=A$　　*B*. $Q^{n+1}=\overline{A}Q^n+A\overline{Q}^n$

C. $Q^{n+1}=A\overline{Q}^n+\overline{B}Q^n$　　*D*. $Q^{n+1}=B$

答案：*C*

2. *JK* 触发器在 *CP* 脉冲作用下，欲使 $Q^{n+1}=\overline{Q}^n$，则输入信号应为（　　）。

A. $J=K=1$　　*B*. $J=Q,K=\overline{Q}$

C. $J=\overline{Q},K=Q$　　*D*. $J=\overline{Q},K=1$

E. $J=1,K=Q$

解：$\because Q^{n+1}=J\overline{Q}^n+\overline{K}Q^n$

当 $J=1,K=1$ 时，$Q^{n+1}=\overline{Q}^n$

答案：*A*

3. 集成边沿 *JK* 触发器的时钟脉冲 *CP* 的波形如图所示，画出其输出端的电压波形。假设触发器的初始状态为1。



题3

解：$Q^{n+1}=J\overline{Q}^n+\overline{K}Q^n=\overline{Q}_n\overline{Q}^n+0Q^n=\overline{Q}_n$。

下降沿有效，波形如图所示

4. 电路如图所示：1、写出触发器的状态方程；2、根据输入波形，画出输出 Q 的波形（Q 的初态均为0）。



题4

解：$Q^{n+1}=D=\overline{Q}_n$

上升沿有效，波形如图所示

5. 画出如图所示各触发器在时钟脉冲作用下输出端的电压波形。设所有触发器的初始状态皆为 $Q=0$。



题5

解：(*a*) $Q^{n+1}=D=\overline{Q}_n$，

上升沿有效，波形如图所示

(*b*) $Q^{n+1}=J\overline{Q}^n+\overline{K}Q^n$

$=\overline{Q}_n\overline{Q}^n+0Q^n$

$=\overline{Q}_n$。

下降沿有效，波形如图所示

6. *T* 触发器特性方程（　　）。

A. $Q^{n+1}=TQ^n+\overline{T}\,\overline{Q}^n$　　*B*. $Q^{n+1}=T\overline{Q}^n$

C. $Q^{n+1}=T\overline{Q}^n+\overline{T}Q^n$　　*D*. $Q^{n+1}=\overline{T}Q^n$

答案：*C*

7. 对于 *JK* 触发器，若 $J=K$，则可完成（　　）触发器的逻辑功能。

A. *T* 触发器　　*B*. *D* 触发器

C. *R*、*S* 触发器　　*D*. 计数器

解：$Q^{n+1}=J\overline{Q}^n+\overline{K}Q^n=J\overline{Q}^n+\overline{J}Q^n=J\oplus Q^n$

答案：*A*

8. 用 *JK* 触发器实现 *D* 触发器逻辑功能，下图虚线框中应选用（　　）。



题8

A. 与门　　*B*. 与非门

C. 或门　　*D*. 非门

解：*JK* 触发器的特性方程：$Q^{n+1}=J\overline{Q}^n+\overline{K}Q^n$

D 触发器的特性方程：$Q^{n+1}=D$

$Q^{n+1}=D(\overline{Q}^n+Q^n)=D\overline{Q}^n+DQ^n$

$\therefore J=D,K=\overline{D}$

答案：*D*

9. 如图所示电路，如果要实现一个 *T* 触发器，虚线框内应该使用（　　）。



题9

A. 与非门　　*B*. 同或门

C. 异或门　　*D*. 或非门

解：$Q^{n+1}=D$，$Q^{n+1}=T\oplus Q^n$

$\therefore Q^{n+1}=D=T\oplus Q^n$

答案：*C*

1.在时序逻辑电路的状态转换表中，若状态数 $N=3$，则状态变量数最少为（　　）。

A. 16　　*B.* 4　　*C.* 8　　*D.* 2

答案：*A*。

2.以下关于时序电路输出状态改变的叙述中，正确的是（　　）。

A. 仅与该时刻输入信号的状态有关

B. 仅与时序电路的原状态有关

C. 与该时刻输入信号的状态有关，也与时序电路的原状态有关

D. 与该时刻的外部输入无关，但与该时刻触发器的输入和时序有关

答案：*C*。

题3

解：由给出的逻辑图得到电路的驱动方程组为

$$\begin{cases} J_0=\overline{Q}_1, K_0=1 \\ J_1=Q_0, K_1=A\oplus Q_1 \end{cases}$$

将上式代入JK触发器的特性方程

$$\begin{cases} Q_0^{n+1}=J_0\overline{Q}_0^n+\overline{K}_0Q_0^n \\ \quad\quad =\overline{Q}_1^n+0\cdot Q_0^n \\ \quad\quad =\overline{Q}_1^n \\ Q_1^{n+1}=J_1\overline{Q}_1^n+\overline{K}_1Q_1^n \\ \quad\quad =A\oplus Q_1^n)\overline{Q}_1^n+(A\oplus Q_1^n)Q_1^n \\ \quad\quad =A\oplus Q_1^n\oplus Q_1^n \end{cases}$$

由卡诺图化简得 $Z=Q_1^n\cdot Q_0^n$

根据状态方程和输出方程画出状态表和状态图

A	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	1	0
0	0	1	1	0	0
0	1	0	1	1	0
0	1	1	0	0	1
1	0	0	1	1	0
1	0	1	0	0	0
1	1	0	0	1	0
1	1	1	1	0	0



4.分析如图所示同步时序逻辑电路的功能，要求

写出驱动方程、状态方程，列状态表，画出状态转换图。

图4

解：由给出的逻辑图得到电路的驱动方程组为

$$\begin{cases} J_0=\overline{Q}_1^n, K_0=1 \\ J_1=Q_0^n, K_1=\overline{X}\cdot\overline{Q}_1^n \end{cases}$$

将上式代入JK触发器的特性方程

$$\begin{cases} Q_0^{n+1}=J_0\overline{Q}_0^n+\overline{K}_0Q_0^n \\ \quad\quad =\overline{Q}_1^n\cdot\overline{Q}_0^n+0\cdot Q_0^n=\overline{Q}_1^n\cdot\overline{Q}_0^n \\ Q_1^{n+1}=J_1\overline{Q}_1^n+\overline{K}_1Q_1^n \\ \quad\quad =\overline{Q}_0^n\cdot\overline{Q}_1^n+\overline{\overline{X}\cdot\overline{Q}_1^n}\cdot Q_1^n \\ \quad\quad =\overline{Q}_0^n\cdot\overline{Q}_1^n+(\overline{X}+Q_1^n)Q_1^n \\ \quad\quad =\overline{Q}_0^n\cdot\overline{Q}_1^n+Q_1^nQ_1^n+XQ_1^n \\ \quad\quad =\overline{Q}_0^n\cdot\overline{Q}_1^n+Q_1^n(Q_1^n+XQ_0^n) \end{cases}$$

由卡诺图化简得 $Z=X\cdot\overline{Q}_1^n\cdot\overline{Q}_0^n\cdot CP$

CP	X	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	1	0	0
0	0	0	1	1	0	0
0	0	1	0	0	0	0
0	0	1	1	0	0	0
0	1	0	0	1	0	0
0	1	0	1	1	0	0
0	1	1	0	0	0	0
0	1	1	1	0	0	0
1	0	0	0	1	0	0
1	0	0	1	0	0	0
1	0	1	0	0	0	0
1	0	1	1	0	0	0
1	1	0	0	1	0	0
1	1	0	1	0	1	1
1	1	1	0	0	0	0
1	1	1	1	0	0	0

5.由T触发器构成的同步时序逻辑电路如下图所示，分析电路功能。（已知T触发器的特征方程 $Q^{n+1}=T\oplus Q^n$）。

题5

（1）写出激励方程（驱动方程）、输出方程；

（2）写出触发器的状态方程；

（3）列出状态转换表及体现表述出状态转换图，并说明该电路的功能。

解：（1）由给出的逻辑图得到驱动方程组

$$\begin{cases} T_1=X \\ T_0=X\oplus Q_1^n \end{cases}$$

由图写出输出方程为 $Z=X\cdot Q_1^n\cdot Q_0^n$

（2）得上式代入T触发器的特性方程

$$\begin{cases} Q_1^{n+1}=T_1\overline{Q}_1^n+\overline{T}_1Q_1^n=X\oplus Q_1^n \\ Q_0^{n+1}=T_0\overline{Q}_0^n+\overline{T}_0Q_0^n=(X\cdot Q_1^n)\oplus Q_0^n \end{cases}$$

（3）列状态转换表如表

X	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	1	0	0
0	1	1	1	1	0
1	0	0	1	0	0
1	0	1	1	1	0
1	1	0	0	0	0
1	1	1	0	1	1

画状态转换图

当 $X=1$ 时，00→01→10→11 加法计数

当 $X=0$ 时，不做计数

6.分析如图所示的电路。

（1）此时序逻辑电路是摩尔型还是米利型？是同步还是异步电路？

（2）写出电路的激励函数表达式、状态函数表达式和输出函数表达式，列出电路的状态转换表。

图6

解：（1）**米利型，同步**

（2）由给出的逻辑图得到驱动方程组

$$\begin{cases} D_0=\overline{Q}_0^n \\ D_1=(\overline{Q}_1^n\oplus Q_0^n) \\ D_2=(\overline{Q}_2^n\cdot Q_0^n)\oplus Q_1^n \end{cases}$$

得上式代入D触发器的特性方程

$$\begin{cases} Q_0^{n+1}=D_0=\overline{Q}_0^n \\ Q_1^{n+1}=D_1=(\overline{Q}_1^n\oplus Q_0^n) \\ Q_2^{n+1}=D_2=(\overline{Q}_2^n\cdot Q_0^n)\oplus Q_1^n \end{cases}$$

由图写出输出方程为 $Z=Q_2^n\cdot\overline{Q}_1^n\cdot Q_0^n$

列状态转换表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	1	0	1	0
1	0	1	1	1	0	1
1	1	0	0	0	0	0
1	1	1	0	1	0	0

7.试分析如图所示的同步时序逻辑电路，说明写其驱动方程、输出方程和状态方程，画出状态转换图，并说明其功能及电路是否能自启动。

图7

解：由给出的逻辑图得到电路的驱动方程组为

$$\begin{cases} J_0=1, K_0=Q_1^n \\ J_1=K_1=Q_0^n \end{cases}$$

得上式代入JK触发器的特性方程

$$\begin{cases} Q_0^{n+1}=J_0\overline{Q}_0^n+\overline{K}_0Q_0^n \\ \quad\quad =\overline{Q}_0^n+Q_1^nQ_0^n \\ \quad\quad =\overline{Q}_0^n+\overline{Q}_1^n \\ Q_1^{n+1}=J_1\overline{Q}_1^n+\overline{K}_1Q_1^n \\ \quad\quad =Q_0^n\overline{Q}_1^n+Q_0^nQ_1^n \\ \quad\quad =Q_0^n(\overline{Q}_1^n+Q_1^n) \\ \quad\quad =Q_0^n \\ Q_2^{n+1}=J_2\overline{Q}_2^n+\overline{K}_2Q_2^n \\ \quad\quad =\overline{Q}_2^nQ_1^nQ_0^n \\ \quad\quad =\overline{Q}_2^nQ_1^n \end{cases}$$

由卡诺图化简得输出方程为 $Z=\overline{Q}_2^n\cdot Q_1^n\cdot Q_0^n$

列状态转换表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	1	0	1	0
1	0	1	1	1	0	0
1	1	0	0	0	0	0
1	1	1	0	1	0	0

画出状态转换图

实现101,111,110,001,011,010六个数循环，六进制计数器(**是否能自启动呢？**)

8.利用D触发器和逻辑门设计一个同步计数器。

实现如图所示的状态转换，要求：

（1）写出各触发器的状态方程；

（2）写出各触发器的驱动方程；

（3）检查电路能否自启动。（不要求画图）



题8

解：（1）

Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}
0	1	1	0
1	0	1	1
1	1	0	1

$$Q_1^{n+1}=\overline{Q_1^n}Q_0^n+Q_1^n\overline{Q_0^n}$$

（2）$D_0=Q_1^n$

$$D_1=\overline{Q_1^n}Q_0^n+Q_1^n\overline{Q_0^n}=Q_0^n\oplus Q_1^n$$

（3）将无效状态00代入状态方程，得次态00，不能自启动。

9. 用*JK*触发器设计一个同步七进制加计数器，其状态如下图所示，请写出各*JK*触发器的激励方程，并检查能否自启动。



题9

解：七进制有七个不同的电路状态，需要3个触发器组成，由状态图得到次态 $(Q_3^{n+1},Q_2^{n+1},Q_1^{n+1})$ 的卡诺图：

Q_3 \ Q_2Q_1	00	01	11	10
0	001	010	100	011
1	101	110	*XXX*	000

$Q_3^{n+1},Q_2^{n+1},Q_1^{n+1}$ 的卡诺图

Q_3 \ Q_2Q_1	00	01	11	10
0	0	0	1	0
1	1	1	*X*	0

Q_3^{n+1}的卡诺图

Q_3 \ Q_2Q_1	00	01	11	10
0	0	1	0	1
1	0	1	*X*	0

Q_2^{n+1}的卡诺图

Q_3 \ Q_2Q_1	00	01	11	10
0	1	0	0	1
1	1	0	*X*	0

Q_1^{n+1}的卡诺图

$$\begin{cases}Q_3^{n+1}=Q_3^n\overline{Q_2^n}+Q_2^nQ_1^n\overline{Q_3^n}\\ \quad=(Q_2^nQ_1^n)\cdot\overline{Q_3^n}+\left(\overline{Q_2^n}\right)\cdot Q_3^n\\ Q_2^{n+1}=Q_1^n\overline{Q_2^n}+\overline{Q_3^n}Q_2^n\overline{Q_1^n}\\ \quad=(Q_1^n)\overline{Q_2^n}+\left(\overline{Q_3^n}\,\overline{Q_1^n}\right)\cdot Q_2^n\\ Q_1^{n+1}=\overline{Q_2^n}\,\overline{Q_1^n}+\overline{Q_3^n}\,\overline{Q_1^n}\\ \quad=\left(\overline{Q_2^n}+\overline{Q_3^n}\right)\cdot\overline{Q_1^n}+(0)\cdot Q_1^n\end{cases}$$

将上式与*JK*触发器特性方程的标准形 $Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n$ 对照，可得驱动方程为

$$\begin{cases}J_3=Q_2^nQ_1^n,\ K_3=Q_2^n\\ J_2=Q_1^n,\ K_2=\overline{Q_3^n\cdot\overline{Q_1^n}}\\ J_1=\overline{Q_2^n}+\overline{Q_3^n}=\overline{Q_2^n\cdot Q_3^n},\ K_1=1\end{cases}$$

将无效状态111代入状态方程，得次态为000，说明该电路能自启动。

1. 试用74*HC*161和必要的逻辑门电路设计一个计数器，其计数状态为自然二进制数1001～1111。

清零	预置	使能		时钟	预置数据输入				计数				进位
		CEP	*CET*	*CP*	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	*TC*
L	×	×	×	×	×	×	×	×	*L*	*L*	*L*	*L*	*L*
H	*L*	×	×	↑	D_3	D_2	D_1	D_0	D_3	D_2	D_1	D_0	#
H	*H*	*L*	×	×	×	×	×	×	保持				#
H	*H*	×	*L*	×	×	×	×	×	保持				*L*
H	*H*	*H*	*H*	↑	×	×	×	×	计数				#

解：



采用置数法，当计数器计成1111(15)状态时，$\overline{LD}$变成低电位，并在下一个*CLK*信号到达时，置入1001(9)，电路接法如图。

2. 用集成计数器74*LS*161（如下图）构成七进制计数器，说明选用的方法名称并画出状态图。

题2

解：采用置数法，当计数器进入$Q_3Q_2Q_1Q_0$＝0110(6)状态后，与非门输出低电平，使$\overline{LD}$变成低电位，并在下一个*CLK*信号到达时，置入0000，状态图如图。

3. 利用同步四位二进制计数器74*LVC*161的功能表如下所示，请用反馈清零法设计一个十进制加法计数器。

清零	预置	使能		时钟	预置数据输入				计数				进位
$\overline{CR}$	$\overline{PE}$	*CEP*	*CET*	*CP*	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	*TC*
L	×	×	×	×	×	×	×	×	*L*	*L*	*L*	*L*	*L*
H	*L*	×	×	↑	D_3	D_2	D_1	D_0	D_3	D_2	D_1	D_0	#
H	*H*	*L*	×	×	×	×	×	×	保持				#
H	*H*	×	*L*	×	×	×	×	×	保持				*L*
H	*H*	*H*	*H*	↑	×	×	×	×	计数				#

题3

解：采用反馈清零法。



当计数器进入$Q_3Q_2Q_1Q_0$＝1010(10)状态后与非门输出低电平置零信号，立刻将计数器置成$Q_3Q_2Q_1Q_0$＝0000状态，由于$Q_3Q_2Q_1Q_0$＝1010是一个过渡状态，不存在于稳定状态的循环中，所以电路按0000～1001这十个状态顺序循环，电路接法如图。

4. 74*LS*161是同步4位二进制加法计数器，其逻辑功能表如下。试分析下列电路是几进制计数器，并画出其状态图。

$\overline{CR}$	$\overline{LD}$	CT_P	CT_T	*CP*	$Q_3Q_2Q_1Q_0$
0	×	×	×	×	0000
1	0	×	×	↑	$D_3D_2D_1D_0$
1	1	0	×	×	$Q_3Q_2Q_1Q_0$
1	1	×	0	×	$Q_3Q_2Q_1Q_0$
1	1	1	1		加法计数



题4

解：

电路是采用置零法接成的计数器，当计数器进入$Q_3Q_2Q_1Q_0$＝1010(10)状态后，与非门输出低电平置零信号，立刻将计数器置成$Q_3Q_2Q_1Q_0$＝0000状态，由于$Q_3Q_2Q_1Q_0$＝1010是一个过渡状态，不存在于稳定状态的循环中，所以电路按0000～1001这十个状态顺序循环，是十进制计数器。

5. 由74*LS*163构成的电路如下图所示，试分别画出*M*＝1和*M*＝1时的状态转换图，并说明分别为多少进制的计数器。

题5

74*LS*163功能表

CP	$\overline{CR}$	$\overline{PE}$	*CEP*	*CET*	工作状态
↑	0	×	×	×	清零
↑	1	0	×	×	置数
×	1	1	0	×	保持
×	1	1	×	0	保持
↑	1	1	1	1	计数

解：*M*＝0时，$D_3D_2D_1D_0$＝0100(4)，$Q_3Q_2Q_1Q_0$＝1100(12)，置数法实现九进制计数。

M＝1时，$D_3D_2D_1D_0$＝1000(8)，$Q_3Q_2Q_1Q_0$，＝1100(12)置数法实现五进制计数。

1. 用整体置零法(复位法)将两片74160构成61进制计数器。



题 1

解：采用整体置零法，先将两芯片按同步连接方式接成$10\times10=100$进制，然后电路计为60的状态译出$\overline{R_D}=0$，如图所示，这样电路从零开始计数，计入61个脉冲将返回全零状态，形成六十一进制。



2. 用两片74161和必要的门电路设计一个86进制同步加法计数器，要求采用74161的同步置数控制端$\overline{LD}$来实现，画出设计的电路图。写出必要的设计说明。



题 2

解：采用置数法，用两片74LS161是按十六进制计数的，即第(1)片到第(2)片为十六进制，当第(1)片计为5，第(2)片计为5时，产生$\overline{LD}=0$信号。待下一个CLK信号到达后两片74LS161同时置零，总的进制为：$16\times5+5+1=86$，故为86进制计数器，电路如图所示。



3. 试用下图计数器和数据选择器合理连接现实序列信号发生器，要求产生一个8位的序列信号10101010(时间秩序为自左而右)。



题 3

解：根据题意列真值表

CLK顺序	Q_3	Q_2	Q_1	Q_0	Z
0	0	0	0	0	1
1	0	0	0	1	0
2	0	0	1	0	1
3	0	0	1	1	0
4	0	1	0	0	1
5	0	1	0	1	0
6	0	1	1	0	1
7	0	1	1	1	0

8选1数据选择器的输出逻辑式为：

$$\begin{aligned}Y=&D_0\left(\overline{A_2}\,\overline{A_1}\,\overline{A_0}\right)+D_1\left(\overline{A_2}\,\overline{A_1}A_0\right)+D_2\left(\overline{A_2}A_1\overline{A_0}\right)\\&+D_3\left(\overline{A_2}A_1A_0\right)+D_4\left(A_2\,\overline{A_1}\,\overline{A_0}\right)+D_5\left(A_2\,\overline{A_1}A_0\right)\\&+D_6\left(A_2A_1\overline{A_0}\right)+D_7\left(A_2A_1A_0\right)\end{aligned}$$

由真值表写出Z的逻辑式，并化成与上式对应的形式得到

$$\begin{aligned}Z=&\overline{Q}_3\cdot\overline{(Q_2\cdot\overline{Q}_1\cdot\overline{Q}_0)}+0\cdot\overline{(Q_2\cdot\overline{Q}_1\cdot Q_0)}+\overline{Q}_3\cdot\overline{(Q_2\cdot Q_1\cdot\overline{Q}_0)}\\&+0\cdot\overline{(Q_2\cdot Q_1\cdot Q_0)}+\overline{Q}_3\cdot\overline{(Q_2\cdot\overline{Q}_1\cdot\overline{Q}_0)}+0\cdot\overline{(Q_2\cdot\overline{Q}_1\cdot Q_0)}\\&+\overline{Q}_3\cdot\overline{(Q_2\cdot Q_1\cdot\overline{Q}_0)}+0\cdot\overline{(Q_2\cdot Q_1\cdot Q_0)}\end{aligned}$$

令$A_2=Q_2$，$A_1=Q_1$，$A_0=Q_0$，

$D_0=D_2=D_4=D_6=\overline{Q}_3$，

$D_1=D_3=D_5=D_7=0$

则数据选择器的Y即所求Z，电路如图。

4. 设计一个序列信号发生器电路，使之在一系列CLK信号作用下能周期性地输出“0010110111”的序列信号。

解：此题的一种设计方案是用十进制计数器和8选1数据选择器组成这个序列信号发生器电路。

若十进制计数器选用74160，则可列出在CLK连续作用下计数器状态$Q_3Q_2Q_1Q_0$与要求产生的输出Z之间关系的真值表，如表A所示。

表 A 真值表

CLK顺序	Q_3	Q_2	Q_1	Q_0	Z
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	1
3	0	0	1	1	0
4	0	1	0	0	1
5	0	1	0	1	1
6	0	1	1	0	0
7	0	1	1	1	1
8	1	0	0	0	1
9	1	0	0	1	1

若取用8选1数据选择器74HC151，则它的输出逻辑式可写为

$$\begin{aligned}Y=&D_0\left(\overline{A_2}\,\overline{A_1}\,\overline{A_0}\right)+D_1\left(\overline{A_2}\,\overline{A_1}A_0\right)+D_2\left(\overline{A_2}A_1\overline{A_0}\right)\\&+D_3\left(\overline{A_2}A_1A_0\right)+D_4\left(A_2\,\overline{A_1}\,\overline{A_0}\right)+D_5\left(A_2\,\overline{A_1}A_0\right)\\&+D_6\left(A_2A_1\overline{A_0}\right)+D_7\left(A_2A_1A_0\right)\end{aligned}$$

由真值表写出Z的逻辑式，并化成与上式对应的形式则得到

$$\begin{aligned}Z=&Q_3\cdot\overline{(Q_2\cdot\overline{Q}_1\cdot\overline{Q}_0)}+0\cdot\overline{(Q_2\cdot\overline{Q}_1\cdot Q_0)}+\overline{Q}_3\cdot\overline{(Q_2\cdot Q_1\cdot\overline{Q}_0)}\\&+0\cdot\overline{(Q_2\cdot Q_1\cdot Q_0)}+\overline{Q}_3\cdot\overline{(Q_2\cdot\overline{Q}_1\cdot\overline{Q}_0)}+0\cdot\overline{(Q_2\cdot\overline{Q}_1\cdot Q_0)}\\&+\overline{Q}_3\cdot\overline{(Q_2\cdot Q_1\cdot\overline{Q}_0)}+\overline{Q}_3\cdot\overline{(Q_2\cdot Q_1\cdot Q_0)}\end{aligned}$$

令$A_2=Q_2$，$A_1=Q_1$，$A_0=Q_0$，

$D_0=D_1=Q_3$，$D_2=D_4=D_5=D_7=\overline{Q}_3$，

$D_3=D_6=0$，则数据选择器的输出Y即所求之Z。所得到电路图如图A所示。



图 A

1. 已知4位右移寄存器的现状从左到右依次为1010，则在一个有效时钟信号作用下，其次态为（　　）。

A. 1001或1110　　*B*. 0011或1101

C. 1101或0101　　*D*. 1011或0101

答案：*C*。

2. 移位寄存器不但可_____，而且还能对数据进行_____。

答案：移位；串并转换。

3. 移位寄存器主要由哪种部件组成（　　）。

A. 触发器　　*B*. 计数器

C. 数据选择器　　*D*. 译码器

答案：*A*。

4. 有一个右移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲*CP*作用下，四位数据的移位过程是（　　）。

A. 1011 — 0110 — 1100 — 1000 — 0000

B. 1011 — 0101 — 0010 — 0001 — 0000

C. 1011 — 1100 — 1101 — 1110 — 1111

D. 1011 — 1010 — 1001 — 1000 — 0111

答案：*B*。

5. 如图是一个移位寄存器型计数器。试画出电路的状态转换图，并说明这是几进制计数器，能否自启动。



题5

解：从上图给出的电路可写出该电路的状态方程

$$\begin{cases} Q_0^{n}=D_0=Q_2\oplus Q_3 \\ Q_1^{n}=D_1=Q_0 \\ Q_2^{n}=D_2=Q_1 \\ Q_3^{n}=D_3=Q_2 \end{cases}$$

根据状态方程画出的状态转换图如图所示。可见这是一个十五进制计数器。电路若进入0000状态，则不能在*CLK*信号作用下进入有效循环，所以电路不能自启动。

Q_0^{n}	Q_1^{n}	Q_2^{n}	Q_3^{n}	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}
0	0	0	0	0	0	0	0
0	0	0	1	1	0	0	0
0	0	1	0	1	0	0	1
0	0	1	1	0	0	0	1
0	1	0	0	0	0	1	0
0	1	0	1	1	0	1	0
0	1	1	0	1	0	1	1
0	1	1	1	0	0	1	1
1	0	0	0	0	1	0	0
1	0	0	1	1	1	0	0
1	0	1	0	1	1	0	1
1	0	1	1	0	1	0	1
1	1	0	0	0	1	1	0
1	1	0	1	1	1	1	0
1	1	1	0	1	1	1	1
1	1	1	1	0	1	1	1



6. 试设计一个能产生序列信号为10110的位移型序列信号发生器。

解：(1)对序列按4位划分：

注意：Q_0先出

$Q_0Q_1Q_2Q_3$

$Q_0Q_1Q_2Q_3$

1 0 1 1 0 1 0 1 1 0

S_1 S_2 S_3 S_4 S_5

(2)求左移串行输入信号D_{SL}：

$$F=\overline{Q_0^{n}}+\overline{Q_3^{n}}=\overline{Q_0^{n}Q_3^{n}}=D_{SL}$$

(3)画电路图：

1. 某集成存储器的存储容量 $M=128K\times16$，则该存储器的地址线和数据线各为（　　）根。

A. 16, 16　　*B*. 17, 4

C. 17, 16　　*D*. 16, 4

解：$2^{17}=128K$

答案：*C*。

2. 某存储器具有8根地址线和8根双向数据线，则该存储器的容量为（　　）。

A. $8\times8K$　　*B*. $8K\times8$

C. 256×8　　*D*. 256×256

解：$2^8\times8$

答案：*C*。

3. 为构成 1024×8 的 *RAM*，需要（　　）片 256×2 的 *RAM*。

A. 8 片　　*B*. 16 片

C. 10 片　　*D*. 24 片

解：$\dfrac{1024\times8}{256\times2}=16$

答案：*B*。

4. $4K\times8$ 的 *RAM*，其地址线有_____根。

解：$4K=4\times1024=4096$ 个字节 $=2^{12}$

答案：12。

5. 已知某随机存储器的容量为 $16K\times8$，则其地址线为（　　）根。

A. 8 根　　*B*. 14 根　　*C*. 10 根

解：$2^{14}=16K$

答案：*B*。

6. 用 *PROM* 设计组合逻辑电路，产生下列逻辑函数。$\begin{cases}Y_1=A\odot B\\Y_2=AC+BC\end{cases}$

解：$Y_1=A\odot B=\overline{A}\,\overline{B}+AB=\sum m(0,1,6,7)$

A \ BC	00	01	11	10
0	1	1	0	0
1	0	0	1	1

$Y_2=AC+BC=\sum m(3,5,7)$

A \ BC	00	01	11	10
0	0	0	1	0
1	0	1	1	0

阵列图如图所示：



7. *PLA* 是指（　　）。

A. 可编程逻辑阵列　　*B*. 可编程阵列逻辑

C. 随机读写存储器　　*D*. 通用阵列逻辑

答案：*A*。

8. 下列属于可编程逻辑器件的是（　　）。

A. *CPLD*　　*B*. 555 定时器

C. 非门　　*D*. *CD* 和 *OC* 门

答案：*A*

9. 试用可编程逻辑器件 *FPLA* 产生如下组合逻辑函数，画出阵列图。

$Y_1=A\overline{B}C+\overline{A}C+AB\overline{C}$，$Y_2=\overline{A}\,\overline{B}+A\overline{C}+A\overline{B}C$

A \ BC	00	01	11	10
0	0	1	1	0
1	0	1	0	1

$Y_1=\overline{A}C+\overline{B}C+AB\overline{C}$

A \ BC	00	01	11	10
0	1	1	0	0
1	1	1	0	1

$Y_2=\overline{B}+A\overline{C}$

解：

阵列图如图所示



1. 555 集成定时器的主要应用之一是（　　）

A. 构成运算放大器　　*B*. 构成同步计算器

C. 构成单稳态触发器　　*D*. 构成组合电路

答案：*C*。

2. 555 集成定时器电路中，有（　　）个5*K* 的电阻，（　　）个电压比较器。

答案：3，2。

3. 若将一个正弦电压信号送入施密特触发器，则输出信号是_____（三角波/矩形波/余弦波）。

答案：矩形波。

4. 施密特触发器的应用_____、_____、_____。

答案：波形变换，脉冲整形，幅度鉴别。

5. 为了把杂乱的、宽度不一样的矩形脉冲信号，整形成具有固定脉冲宽度的矩形波信号输出，我们应选用（　　）电路。

A. 施密特触发器　*B*. 单稳态触发器　*C*. 多谐振荡器

答案：*B*。

6. 在没有任何输入的前提下，为获得周期性的矩形波可选用（　　）。

A. 单稳态触发器　　*B*. 多谐振荡器

C. 施密特触发器　　*D*. 计数器

答案：*B*。

7. 将正弦信号转换成与之频率相同的脉冲信号，可用（　　）。

A. *T* 触发器　　*B*. 施密特触发器

C. *D* 触发器　　*D*. 移位寄存器

答案：*B*。

8. 用555定时器组成施密特触发器，当输入控制端 C_O 外接10*V* 电压时，回差电压为（　　）。

A. 3.33*V*　*B*. 6.66*V*　*C*. 5*V*　*D*. 10*V*

解：$\Delta V = \frac{1}{3}V_{CC} = \frac{10}{3} = 3.33V$

答案：*A*。

9. 下图为555 定时器组成的施密特电路，已知 $U_{ref} = 15V$

（1）计算回差电压 ΔU_T；

（2）画出输出电压波形 U_O。





题9

解：（1）$U_{T+} = \frac{2}{3}V_{CC} = 15 \times \frac{2}{3} = 10V$

$U_{T-} = \frac{1}{3}V_{CC} = 15 \times \frac{1}{3} = 5V$

$\Delta U_T = U_{T+} - U_{T-} = 10V - 5V = 5V$

（2）输出电压波形如图所示



1. 集成单稳态触发器根据电路工作特性不同分为_____触发(如TTL 集成器件121)和_____触发(如TTL 集成器件123)两种。

答案：不可重复，可重复 。

2. 用555 定时器构成单稳态触发器，其输出脉宽为(　　)。

A. $0.1RC$　　*B*. $1.1RC$

C. $1.4RC$　　*D*. $1.8RC$

答案：*B* 。

3. 单稳态触发器的主要用途是(　　)。

A. 整形、延时、整幅　　*B*. 整形、定时、整幅

C. 整形、整幅、波形变换　　*D*. 延时、定时、整形

答案：*D* 。

4. 如图由555 定时器组成的单稳态触发器电路中，电路参数如图所示，输入信号V_I 波形如图中所绘出，试画出输出电压V_O 和电容C 两端电压V_C 的波形，并计算输出脉冲宽度。



题4



解：　$t_W = RC\ln\dfrac{V_{CC}}{V_{CC}-\frac{1}{3}V_{CC}} = RC\ln 3 \approx 1.1RC$

$=1.1\times 91\text{K}\times 0.08\mu F$

$=8.008ms$

波形如图所示



5. 由*CB*555 定时器组成的应用电路如图所示，已知$R=330\Omega$，$C=0.1\mu F$，求：

(1) 说明这是由*CB*555 定时器构成的什么应用电路；

(2) 该电路的稳态是指什么状态？

(3) 确定该电路暂稳态持续的时间为多少？

(4) 已知有输入波形如图所示，试画出V_C 和V_O 的波形。





题5

解：(1) 单稳态触发电路。

(2) 未加入负触发脉冲，当V_I 为高电平$\left(>\dfrac{V_{CC}}{3}\right)$时，$V_O$ 为低电平的稳定状态。

(3) $t_W \approx 1.1RC$

$=1.1\times 330\times 0.1\times 10^{-6}$

$=36.3\mu s$

(4) 波形如图所示

6. 石英晶体多谐振荡器的主要优点是(　　)。

A. 电路简单　　*B*. 频率稳定度高

C. 振荡频率高　　*D*. 振荡频率低

答案：*B* 。

7. 石英晶体多谐振荡器的振荡频率由(　　)决定。

A. 电路R　　*B*. 电路C

C. 电路RC　　*D*. 石英晶体的谐振频率f_0

答案：*D* 。

8. 分析如图所示的用555 定时器接成的多谐振荡器，求振荡频率为多少*kHz*。(保留小数点后一位)。

题8

解：$T=t_{W1}+t_{W2}$

$t_{W1}=\tau_1\ln\dfrac{V_C(\infty)-V_C(0^+)}{V_C(\infty)-V_C(t_{W1})}$

$=(R_1+R_2)C\ln\dfrac{V_{CC}-\frac{1}{3}V_{CC}}{V_{CC}-\frac{2}{3}V_{CC}}$

$=(R_1+R_2)C\ln 2$

$T=t_{W1}+t_{W2}$

$=(R_1+2R_2)C\ln 2$

$\approx 0.7(R_1+2R_2)C$

$=0.7\times(51+47\times 2)\times 10^3\times 910\times 10^{-9}$

$=92.4ms$

$f=\dfrac{1}{T}=\dfrac{1}{92.4\times 10^{-3}}=0.01kHz$

9. 555 定时器和计数器74*LS*161 构成如下图所示电路。

(1) 说明555 组成电路的名称，若$R_1=10k\Omega$，$R_2=20k\Omega$，$C=0.01\mu F$，求V_O 的周期T。

(2) 分析74*LS*161 构成多少进制计数器，并画出其输出端$Q_3Q_2Q_1Q_0$ 有效循环的状态图。

题9

解：(1) $T=0.7(R_1+2R_2)C$

$=0.7\times(10+20\times 2)\times 10^3\times 0.01\times 10^{-6}$

$=0.35ms$

(2) 当$Q_3Q_2Q_1Q_0=0111$ (7) 时，LD 为低电平将$D_3D_2D_1D_0=1110$ 置数，构成十进制计数器，状态图为

1. 在数模转换电路(DAC)中，$R-2R$倒T型网络的特点是：从每一个节点向左看的二端网路等效电阻均为_____。

答案：R。

2. 5位输出的D/A转换器精度是（　　）。

$A.\ \frac{1}{10}$　　$B.\ \frac{1}{5}$　　$C.\ \frac{1}{31}$　　$D.\ \frac{1}{32}$

解：$\frac{1}{2^5-1}=\frac{1}{32-1}=\frac{1}{31}$

答案：C。

3. 输入至少（　　）位数字量的D/A转换器分辨率可达千分之一。

$A.9$　　$B.10$　　$C.11$　　$D.12$

解：$\frac{1}{2^{10}-1}=\frac{1}{1023}$

答案：B。

4. 12位D/A转换器的分辨率为（　　）。

$A.\ \frac{1}{2^{12}}$　　$B.\ \frac{1}{2^{11}}$　　$C.\ \frac{1}{2^{11}-1}$　　$D.\ \frac{1}{2^{12}-1}$

答案：D。

5. 图示例T型电阻网络D/A转换图，已知$R=10k\Omega, V_{REF}=10V$。当$D_1=0$时，开关接地；当$D_1=1$时，开关接入运放。试求：

（1）参考电源提供的I；

（2）当输入数字量$D_3D_2D_1D_0=1011$时，输出电压V_O的大小。



题 5

解：（1）$I=\frac{V_{REF}}{R}=\frac{10}{10K}=1mA$

（2）

$$V_O=-\frac{V_{REF}}{2^4}(D_3\cdot 2^3+D_i\cdot 2^2+D_i\cdot 2^1+D_0 2^0)$$

$$=-\frac{10}{2^4}(1\times 2^3+0\times 2^2+1\times 2^1+1\times 2^0)$$

$$=-\frac{10}{16}\times(8+2+1)$$

$$=-\frac{110}{16}V$$

6. 在进行A/D转换时，必须将取样电压表示为某个最小数量单位的整数倍，这个转化过程称为（　　）。

$A.$滤波　　$B.$取样　　$C.$量化　　$D.$编码

答案：C。

7. 以下哪项不属于一般A/D转换过程的步骤（　　）。

$A.$取样　　$B.$保持　　$C.$翻转　　$D.$量化

答案：C。

8. A/D转换器的转换精度一般用（　　）来描述。

$A.$转换速度　　$B.$分辨率和转换误差

$C.$温度系数　　$D.$参考电压

答案：B。